Circuit design for a cascaded shift register

G. V. Kutsenko · Politekhperiodika · 2004

Acceso abierto al texto completo

Lectura rápida. Revisá los datos básicos del recurso y luego accedé al contenido desde el botón principal. En esta ficha solo se muestra la información necesaria para identificar la obra, citarla y abrirla.

Autor / responsable

G. V. Kutsenko

Editorial

Politekhperiodika

Año

2004

ISSN

3083-6530

ISSN

3083-6530

Idioma

eng

Acceso al recurso

Entrá al contenido desde la opción principal o elegí otra fuente disponible.

Acceso principal

Acceso abierto al texto completo

Texto completo identificado como acceso abierto.

Abrir texto

Resumen

Descripción general del contenido del recurso.

The shift register enables the sequential shifting of data while simultaneously tracking the shift time. The addition of extra gates and interconnections allows for an increase in bit width through cascading. The shift algorithm used reduces power consumption and improves noise immunity while maintaining high performance.

Cómo citar

Elegí el formato que necesitás y copiá la referencia al portapapeles.

APA 7

Kutsenko, G. V. (2004). Circuit design for a cascaded shift register. https://tkea.com.ua/index.php/journal/article/view/1110

MLA

Kutsenko, G. V. "Circuit design for a cascaded shift register." 2004. https://tkea.com.ua/index.php/journal/article/view/1110.

Chicago

Kutsenko, G. V. 2004. "Circuit design for a cascaded shift register.". https://tkea.com.ua/index.php/journal/article/view/1110.

Harvard

Kutsenko, G. V. 2004, Circuit design for a cascaded shift register, Politekhperiodika, available at: https://tkea.com.ua/index.php/journal/article/view/1110 [Accessed 3 Jul. 2026].

Compartir e imprimir

Guardá la ficha, copiá su enlace permanente o imprimila como PDF.

Exportar referencia

Si usás un gestor bibliográfico, podés exportar el registro en los formatos más comunes.

RIS BibTeX

Detalles del recurso

Información bibliográfica útil para confirmar que se trata del material correcto.

Título: Circuit design for a cascaded shift register

Autor / colaboradores: G. V. Kutsenko

Editorial: Politekhperiodika

Año de publicación: 2004

ISSN: 3083-6530

ISSN: 3083-6530

Idioma: eng

Materias

Explorá otros recursos relacionados a partir de estas materias.

register; algorithm; speed