Circuit design for a cascaded shift register

Artículo

Circuit design for a cascaded shift register

G. V. Kutsenko · Politekhperiodika · 2004

Testo completo ad accesso aperto

Lettura rapida. Controlla i dati essenziali della risorsa e accedi al contenuto con il pulsante principale. La scheda mostra solo le informazioni necessarie per identificare, citare e aprire l’opera.

Autore / responsabile

G. V. Kutsenko

Editore

Politekhperiodika

Anno

2004

ISSN

3083-6530

ISSN

3083-6530

Lingua

Inglés

Accesso alla risorsa

Apri il contenuto dall’opzione principale o scegli un’altra fonte disponibile.

DOAJ DOAJ Articles

Entrar por DOAJ

Accesso principale

Testo completo ad accesso aperto

Texto completo identificado como acceso abierto.

Apri testo

Otras opciones de acceso Elegí el proveedor disponible para esta ficha.

Importación CSV DOAJ - Open Access Journals

Acceder por Importación CSV

DOAJ OAI-PMH DOAJ Articles

Acceder por DOAJ OAI-PMH

Altre opzioni disponibili

Se la risorsa è presente su più piattaforme, puoi scegliere dove aprirla.

Importación CSV DOAJ - Open Access Journals Accesso disponibile

Apri

DOAJ OAI-PMH DOAJ Articles Accesso disponibile

Apri

Riepilogo

Descripción general del contenido del recurso.

The shift register enables the sequential shifting of data while simultaneously tracking the shift time. The addition of extra gates and interconnections allows for an increase in bit width through cascading. The shift algorithm used reduces power consumption and improves noise immunity while maintaining high performance.

Come citare

Elegí el formato que necesitás y copiá la referencia al portapapeles.

APA 7

Kutsenko, G. V. (2004). Circuit design for a cascaded shift register. https://tkea.com.ua/index.php/journal/article/view/1110

MLA

Kutsenko, G. V. "Circuit design for a cascaded shift register." 2004. https://tkea.com.ua/index.php/journal/article/view/1110.

Chicago

Kutsenko, G. V. 2004. "Circuit design for a cascaded shift register.". https://tkea.com.ua/index.php/journal/article/view/1110.

Harvard

Kutsenko, G. V. 2004, Circuit design for a cascaded shift register, Politekhperiodika, available at: https://tkea.com.ua/index.php/journal/article/view/1110 [Accessed 8 Aug. 2026].

Condividi e stampa

Salva la scheda, copia il link permanente o stampala in PDF.

Esporta riferimento

Esporta il record nei formati più comuni per usarlo con un gestore bibliografico.

RIS BibTeX

Dettagli della risorsa

Informazioni bibliografiche utili per verificare che sia il materiale corretto.

Titolo: Circuit design for a cascaded shift register

Autore / collaboratori: G. V. Kutsenko

Editore: Politekhperiodika

Anno di pubblicazione: 2004

ISSN: 3083-6530

ISSN: 3083-6530

Lingua: Inglés

Soggetti

Esplora risorse correlate a partire da questi soggetti.

register; algorithm; speed