Post-silicon Validation Procedure for a PWL ASIC Microprocessor Architecture

Lifschitz, Omar D. et al · Institute of Electrical and Electronics Engineers · 2011

Acceso abierto al texto completo

Lectura rápida. Revisá los datos básicos del recurso y luego accedé al contenido desde el botón principal. En esta ficha solo se muestra la información necesaria para identificar la obra, citarla y abrirla.

Autor / responsable

Lifschitz, Omar D. et al

Editorial

Institute of Electrical and Electronics Engineers

Año

2011

ISSN

1548-0992

ISSN

1548-0992

Idioma

eng

Acceso al recurso

Entrá al contenido desde la opción principal o elegí otra fuente disponible.

Acceso principal

Acceso abierto al texto completo

Texto completo identificado como acceso abierto.

Abrir texto

Resumen

Descripción general del contenido del recurso.

In this paper, we present the environment set for validation and testing a particular ASIC that implements a piecewise linear (PWL) architecture. Description for a package debug propose is included. Methodologies for power consumption and maximum operation frequency estimation, based on laboratory measurements, are described. Fil: Lifschitz, Omar D.. Universidad Nacional del Sur; Argentina Fil: Rodriguez, Juan Agustin. Consejo Nacional de Investigaciones Científicas y Técnicas. Centro Científico Tecnológico Conicet - Bahía Blanca. Instituto de Investigaciones en Ingeniería Eléctrica "Alfredo Desages". Universidad Nacional del Sur. Departamento de Ingeniería Eléctrica y de Computadoras. Instituto de Investigaciones en Ingeniería Eléctrica "Alfredo Desages"; Argentina

Cómo citar

Elegí el formato que necesitás y copiá la referencia al portapapeles.

APA 7

Lifschitz, O. D. E. A. (2011). Post-silicon Validation Procedure for a PWL ASIC Microprocessor Architecture. http://hdl.handle.net/11336/102526

MLA

Lifschitz, Omar D. et al. "Post-silicon Validation Procedure for a PWL ASIC Microprocessor Architecture." 2011. http://hdl.handle.net/11336/102526.

Chicago

Lifschitz, Omar D. et al. 2011. "Post-silicon Validation Procedure for a PWL ASIC Microprocessor Architecture.". http://hdl.handle.net/11336/102526.

Harvard

Lifschitz, O. D. E. A. 2011, Post-silicon Validation Procedure for a PWL ASIC Microprocessor Architecture, Institute of Electrical and Electronics Engineers, available at: http://hdl.handle.net/11336/102526 [Accessed 1 Jul. 2026].

Compartir e imprimir

Guardá la ficha, copiá su enlace permanente o imprimila como PDF.

Exportar referencia

Si usás un gestor bibliográfico, podés exportar el registro en los formatos más comunes.

RIS BibTeX

Detalles del recurso

Información bibliográfica útil para confirmar que se trata del material correcto.

Título: Post-silicon Validation Procedure for a PWL ASIC Microprocessor Architecture

Autor / colaboradores: Lifschitz, Omar D. et al

Editorial: Institute of Electrical and Electronics Engineers

Año de publicación: 2011

ISSN: 1548-0992

ISSN: 1548-0992

Idioma: eng

Materias

Explorá otros recursos relacionados a partir de estas materias.

Piece Wise Linear; ASIC; Nonlinear Systems; https://purl.org/becyt/ford/2.2; https://purl.org/becyt/ford/2