An implementation on FPGA for a time base corrector
Simonelli, Daniel Horacio · SEDICI UNLP · 2006
Zugriff auf die Ressource
Öffnen Sie den Inhalt über die Hauptoption oder wählen Sie eine andere verfügbare Quelle.
Open-Access-Volltext
Übersicht
Descripción general del contenido del recurso.
Zitieren
Elegí el formato que necesitás y copiá la referencia al portapapeles.
APA 7
Simonelli, D. H. (2006). An implementation on FPGA for a time base corrector. SEDICI UNLP. http://sedici.unlp.edu.ar/handle/10915/20876
MLA
Simonelli, Daniel Horacio. An implementation on FPGA for a time base corrector. SEDICI UNLP, 2006. http://sedici.unlp.edu.ar/handle/10915/20876.
Chicago
Simonelli, Daniel Horacio. 2006. An implementation on FPGA for a time base corrector. SEDICI UNLP. http://sedici.unlp.edu.ar/handle/10915/20876.
Harvard
Simonelli, D. H. 2006, An implementation on FPGA for a time base corrector, SEDICI UNLP, available at: http://sedici.unlp.edu.ar/handle/10915/20876 [Accessed 5 Aug. 2026].
Ressourcendetails
Bibliografische Angaben zur Prüfung, ob es sich um das richtige Material handelt.
- Titel
- An implementation on FPGA for a time base corrector
- Autor / Mitwirkende
- Simonelli, Daniel Horacio
- Verlag
- SEDICI UNLP
- Erscheinungsjahr
- 2006
- Sprache
- Inglés
Schlagwörter
Entdecken Sie über diese Schlagwörter weitere verwandte Ressourcen.