6617: arquitectura RISC de ancho de palabra de datos parametrizable para implementaciones sobre tecnología FPGA

Document

6617: arquitectura RISC de ancho de palabra de datos parametrizable para implementaciones sobre tecnología FPGA

Gillig, Julián U. da Silva et al · SEDICI UNLP · 2003

Acceso abierto al texto completo

Lectura rápida. Revisá los datos básicos del recurso y luego accedé al contenido desde el botón principal. En esta ficha solo se muestra la información necesaria para identificar la obra, citarla y abrirla.

Autor / responsable

Gillig, Julián U. da Silva et al

Editorial

SEDICI UNLP

Año

2003

Idioma

Español

Acceso al recurso

Entrá al contenido desde la opción principal o elegí otra fuente disponible.

SEDICI UNLP SEDICI UNLP OAI-PMH

Entrar por SEDICI UNLP

Acceso principal

Acceso abierto al texto completo

Texto completo identificado como acceso abierto.

Abrir texto

Resumen

Descripción general del contenido del recurso.

En este trabajo se propone la arquitectura básica de un microprocesador de tipo RISC, de ancho de palabra de datos parametrizable, diseñado para ser implementado sobre tecnología FPGA (Field Programmable Gate Array). El mismo está orientado especialmente a aplicaciones en sistemas embebidos, por lo que se pretende optimizar el uso de memoria de programa, manteniendo además un buen desempeño temporal de ejecución. Se hace hincapié en la reducción de dependencias entre instrucciones y otros aspectos que facilitan las optimizaciones de compilación y la generación de código eficiente temporal y espacialmente. Otro objetivo importante del diseño es reducir su complejidad, sobre todo teniendo en cuenta el tipo de tecnología de implementación a utilizar. Eje: Arquitectura Red de Universidades con Carreras en Informática (RedUNCI)

Cómo citar

Elegí el formato que necesitás y copiá la referencia al portapapeles.

APA 7

Gillig, J. U. D. S. E. A. (2003). 6617: arquitectura RISC de ancho de palabra de datos parametrizable para implementaciones sobre tecnología FPGA. SEDICI UNLP. http://sedici.unlp.edu.ar/handle/10915/21390

MLA

Gillig, Julián U. da Silva et al. 6617: arquitectura RISC de ancho de palabra de datos parametrizable para implementaciones sobre tecnología FPGA. SEDICI UNLP, 2003. http://sedici.unlp.edu.ar/handle/10915/21390.

Chicago

Gillig, Julián U. da Silva et al. 2003. 6617: arquitectura RISC de ancho de palabra de datos parametrizable para implementaciones sobre tecnología FPGA. SEDICI UNLP. http://sedici.unlp.edu.ar/handle/10915/21390.

Harvard

Gillig, J. U. D. S. E. A. 2003, 6617: arquitectura RISC de ancho de palabra de datos parametrizable para implementaciones sobre tecnología FPGA, SEDICI UNLP, available at: http://sedici.unlp.edu.ar/handle/10915/21390 [Accessed 5 Aug. 2026].

Compartir e imprimir

Guardá la ficha, copiá su enlace permanente o imprimila como PDF.

Exportar referencia

Si usás un gestor bibliográfico, podés exportar el registro en los formatos más comunes.

RIS BibTeX

Detalles del recurso

Información bibliográfica útil para confirmar que se trata del material correcto.

Título: 6617: arquitectura RISC de ancho de palabra de datos parametrizable para implementaciones sobre tecnología FPGA

Autor / colaboradores: Gillig, Julián U. da Silva et al

Editorial: SEDICI UNLP

Año de publicación: 2003

Idioma: Español

Materias

Explorá otros recursos relacionados a partir de estas materias.

Ciencias Informáticas; Microprocessors; microprocesador de tipo RISC; arquitectura; tecnología FPGA (Field Programmable Gate Array); tecnología; Gate arrays; informática