6617: arquitectura RISC de ancho de palabra de datos parametrizable para implementaciones sobre tecnología FPGA

Document

6617: arquitectura RISC de ancho de palabra de datos parametrizable para implementaciones sobre tecnología FPGA

Gillig, Julián U. da Silva et al · SEDICI UNLP · 2003

Open-Access-Volltext

Schnellübersicht. Prüfen Sie die grundlegenden Angaben und öffnen Sie den Inhalt über die Hauptschaltfläche. Die Seite zeigt nur die Informationen, die zum Identifizieren, Zitieren und Öffnen des Werks nötig sind.

Autor / Verantwortliche

Gillig, Julián U. da Silva et al

Verlag

SEDICI UNLP

Jahr

2003

Sprache

Español

Zugriff auf die Ressource

Öffnen Sie den Inhalt über die Hauptoption oder wählen Sie eine andere verfügbare Quelle.

SEDICI UNLP SEDICI UNLP OAI-PMH

Entrar por SEDICI UNLP

Hauptzugriff

Open-Access-Volltext

Texto completo identificado como acceso abierto.

Text öffnen

Übersicht

Descripción general del contenido del recurso.

En este trabajo se propone la arquitectura básica de un microprocesador de tipo RISC, de ancho de palabra de datos parametrizable, diseñado para ser implementado sobre tecnología FPGA (Field Programmable Gate Array). El mismo está orientado especialmente a aplicaciones en sistemas embebidos, por lo que se pretende optimizar el uso de memoria de programa, manteniendo además un buen desempeño temporal de ejecución. Se hace hincapié en la reducción de dependencias entre instrucciones y otros aspectos que facilitan las optimizaciones de compilación y la generación de código eficiente temporal y espacialmente. Otro objetivo importante del diseño es reducir su complejidad, sobre todo teniendo en cuenta el tipo de tecnología de implementación a utilizar. Eje: Arquitectura Red de Universidades con Carreras en Informática (RedUNCI)

Zitieren

Elegí el formato que necesitás y copiá la referencia al portapapeles.

APA 7

Gillig, J. U. D. S. E. A. (2003). 6617: arquitectura RISC de ancho de palabra de datos parametrizable para implementaciones sobre tecnología FPGA. SEDICI UNLP. http://sedici.unlp.edu.ar/handle/10915/21390

MLA

Gillig, Julián U. da Silva et al. 6617: arquitectura RISC de ancho de palabra de datos parametrizable para implementaciones sobre tecnología FPGA. SEDICI UNLP, 2003. http://sedici.unlp.edu.ar/handle/10915/21390.

Chicago

Gillig, Julián U. da Silva et al. 2003. 6617: arquitectura RISC de ancho de palabra de datos parametrizable para implementaciones sobre tecnología FPGA. SEDICI UNLP. http://sedici.unlp.edu.ar/handle/10915/21390.

Harvard

Gillig, J. U. D. S. E. A. 2003, 6617: arquitectura RISC de ancho de palabra de datos parametrizable para implementaciones sobre tecnología FPGA, SEDICI UNLP, available at: http://sedici.unlp.edu.ar/handle/10915/21390 [Accessed 8 Aug. 2026].

Teilen und drucken

Speichern Sie den Datensatz, kopieren Sie den Permalink oder drucken Sie ihn als PDF.

Referenz exportieren

Exportieren Sie den Datensatz in gängigen Formaten für Literaturverwaltungsprogramme.

RIS BibTeX

Ressourcendetails

Bibliografische Angaben zur Prüfung, ob es sich um das richtige Material handelt.

Titel: 6617: arquitectura RISC de ancho de palabra de datos parametrizable para implementaciones sobre tecnología FPGA

Autor / Mitwirkende: Gillig, Julián U. da Silva et al

Verlag: SEDICI UNLP

Erscheinungsjahr: 2003

Sprache: Español

Schlagwörter

Entdecken Sie über diese Schlagwörter weitere verwandte Ressourcen.

Ciencias Informáticas; Microprocessors; microprocesador de tipo RISC; arquitectura; tecnología FPGA (Field Programmable Gate Array); tecnología; Gate arrays; informática