6617: arquitectura RISC de ancho de palabra de datos parametrizable para implementaciones sobre tecnología FPGA

Document

6617: arquitectura RISC de ancho de palabra de datos parametrizable para implementaciones sobre tecnología FPGA

Gillig, Julián U. da Silva et al · SEDICI UNLP · 2003

Testo completo ad accesso aperto

Lettura rapida. Controlla i dati essenziali della risorsa e accedi al contenuto con il pulsante principale. La scheda mostra solo le informazioni necessarie per identificare, citare e aprire l’opera.

Autore / responsabile

Gillig, Julián U. da Silva et al

Editore

SEDICI UNLP

Anno

2003

Lingua

Español

Accesso alla risorsa

Apri il contenuto dall’opzione principale o scegli un’altra fonte disponibile.

SEDICI UNLP SEDICI UNLP OAI-PMH

Entrar por SEDICI UNLP

Accesso principale

Testo completo ad accesso aperto

Texto completo identificado como acceso abierto.

Apri testo

Riepilogo

Descripción general del contenido del recurso.

En este trabajo se propone la arquitectura básica de un microprocesador de tipo RISC, de ancho de palabra de datos parametrizable, diseñado para ser implementado sobre tecnología FPGA (Field Programmable Gate Array). El mismo está orientado especialmente a aplicaciones en sistemas embebidos, por lo que se pretende optimizar el uso de memoria de programa, manteniendo además un buen desempeño temporal de ejecución. Se hace hincapié en la reducción de dependencias entre instrucciones y otros aspectos que facilitan las optimizaciones de compilación y la generación de código eficiente temporal y espacialmente. Otro objetivo importante del diseño es reducir su complejidad, sobre todo teniendo en cuenta el tipo de tecnología de implementación a utilizar. Eje: Arquitectura Red de Universidades con Carreras en Informática (RedUNCI)

Come citare

Elegí el formato que necesitás y copiá la referencia al portapapeles.

APA 7

Gillig, J. U. D. S. E. A. (2003). 6617: arquitectura RISC de ancho de palabra de datos parametrizable para implementaciones sobre tecnología FPGA. SEDICI UNLP. http://sedici.unlp.edu.ar/handle/10915/21390

MLA

Gillig, Julián U. da Silva et al. 6617: arquitectura RISC de ancho de palabra de datos parametrizable para implementaciones sobre tecnología FPGA. SEDICI UNLP, 2003. http://sedici.unlp.edu.ar/handle/10915/21390.

Chicago

Gillig, Julián U. da Silva et al. 2003. 6617: arquitectura RISC de ancho de palabra de datos parametrizable para implementaciones sobre tecnología FPGA. SEDICI UNLP. http://sedici.unlp.edu.ar/handle/10915/21390.

Harvard

Gillig, J. U. D. S. E. A. 2003, 6617: arquitectura RISC de ancho de palabra de datos parametrizable para implementaciones sobre tecnología FPGA, SEDICI UNLP, available at: http://sedici.unlp.edu.ar/handle/10915/21390 [Accessed 10 Aug. 2026].

Condividi e stampa

Salva la scheda, copia il link permanente o stampala in PDF.

Esporta riferimento

Esporta il record nei formati più comuni per usarlo con un gestore bibliografico.

RIS BibTeX

Dettagli della risorsa

Informazioni bibliografiche utili per verificare che sia il materiale corretto.

Titolo: 6617: arquitectura RISC de ancho de palabra de datos parametrizable para implementaciones sobre tecnología FPGA

Autore / collaboratori: Gillig, Julián U. da Silva et al

Editore: SEDICI UNLP

Anno di pubblicazione: 2003

Lingua: Español

Soggetti

Esplora risorse correlate a partire da questi soggetti.

Ciencias Informáticas; Microprocessors; microprocesador de tipo RISC; arquitectura; tecnología FPGA (Field Programmable Gate Array); tecnología; Gate arrays; informática