Estimación de Capacidad en FPGAs Comerciales

La estimación de consumo medio en circuitos CMOS es un problema aun no resuelto completamente debido a la dificultad en la estimación de la actividad de conmutación. Cuando se trabaja con FPGAs comerciales, a este problema se añade la falta de información sobre las capacidades físicas de los nodos del circuito, que se necesita también para estimar el consumo de potencia. En este trabajo se presenta una técnica general para estimar la capacidad de los nodos en un diseño implementado en una FPGA comercial basada en la relación entre capacidad, retardo medio y fan out del nodo. Los resultados preliminares indican que esta solución para estimar capacidades físicas es aplicable con un error tolerable. Eje: FPGA Red de Universidades con Carreras en Informática (RedUNCI)