Torna ai risultati
Scheda bibliografica · Consultazione e accesso
Document

Designing a scalable simultaneous multithreaded processor

Moure, Juan Carlos et al · SEDICI UNLP · 2000

Testo completo ad accesso aperto
Lettura rapida. Controlla i dati essenziali della risorsa e accedi al contenuto con il pulsante principale. La scheda mostra solo le informazioni necessarie per identificare, citare e aprire l’opera.

Accesso alla risorsa

Apri il contenuto dall’opzione principale o scegli un’altra fonte disponibile.

SEDICI UNLP SEDICI UNLP OAI-PMH
Entrar por SEDICI UNLP
Accesso principale

Testo completo ad accesso aperto

Texto completo identificado como acceso abierto.
Apri testo

Riepilogo

Descripción general del contenido del recurso.

This paper analyzes the basic design issues of multithreaded processors and discusses how they may reach the performance requirements of current workloads, taking into account current technological trends. We compare the multithreaded proposal with current single-thread altematives like superscalar and EPIC. W e present scalable simultaneous multithreading, a new design approach that balances the exploitation of instruction- and thread-level parallelism, combining static and dynamic mechanisms to maximize overall performance. W e first discuss results from a preliminary study of its suitability and then address a more indepth analysis of the design of one of its parts, the fetch unit. Results from a comprehensive study of the interference of threads on the fetch unit's shared resources are used to propose a detailed fetch unit microarchitecture. Its balanced organization and its reconfiguration capability assure both maximum singlethread performance and optimized multithreaded execution. I Workshop de Procesamiento Distribuido y Paralelo (WPDP) Red de Universidades con Carreras en Informática (RedUNCI)

Come citare

Elegí el formato que necesitás y copiá la referencia al portapapeles.

APA 7

Moure, J. C. E. A. (2000). Designing a scalable simultaneous multithreaded processor. SEDICI UNLP. http://sedici.unlp.edu.ar/handle/10915/23357

MLA

Moure, Juan Carlos et al. Designing a scalable simultaneous multithreaded processor. SEDICI UNLP, 2000. http://sedici.unlp.edu.ar/handle/10915/23357.

Chicago

Moure, Juan Carlos et al. 2000. Designing a scalable simultaneous multithreaded processor. SEDICI UNLP. http://sedici.unlp.edu.ar/handle/10915/23357.

Harvard

Moure, J. C. E. A. 2000, Designing a scalable simultaneous multithreaded processor, SEDICI UNLP, available at: http://sedici.unlp.edu.ar/handle/10915/23357 [Accessed 10 Aug. 2026].

Condividi e stampa

Salva la scheda, copia il link permanente o stampala in PDF.

Esporta riferimento

Esporta il record nei formati più comuni per usarlo con un gestore bibliografico.

Dettagli della risorsa

Informazioni bibliografiche utili per verificare che sia il materiale corretto.

Titolo
Designing a scalable simultaneous multithreaded processor
Autore / collaboratori
Moure, Juan Carlos et al
Editore
SEDICI UNLP
Anno di pubblicazione
2000
Lingua
Inglés

Soggetti

Esplora risorse correlate a partire da questi soggetti.

Copiato