Post-silicon Validation Procedure for a PWL ASIC Microprocessor Architecture
Artículo
Acceso abierto
Artículo
CONICET Digital
In this paper, we present the environment set for validation and testing a particular ASIC that implements a piecewise linear (PWL) architecture. Description for a package debug propose is included. Methodologies for pow...
Idioma eng
Acceso abiertoRuta libre sin proxy. Acceso recomendado cuando no hay suscripción activa.
Open Access