News Help Institutional access
Back to results
Bibliographic record · Consultation and access
Document

6617: arquitectura RISC de ancho de palabra de datos parametrizable para implementaciones sobre tecnología FPGA

Gillig, Julián U. da Silva et al · SEDICI UNLP · 2003

Open-access full text
Quick overview. Review the resource’s basic details, then access the content using the main button. This page shows only the information needed to identify, cite, and open the work.
Author / responsible party
Gillig, Julián U. da Silva et al
Publisher
SEDICI UNLP
Year
2003
Language
Spanish

Resource access

Open the content from the main option or choose another available source.

SEDICI UNLP SEDICI UNLP OAI-PMH
Entrar por SEDICI UNLP
Main access

Open-access full text

Texto completo identificado como acceso abierto.
Open text

Summary

Descripción general del contenido del recurso.

En este trabajo se propone la arquitectura básica de un microprocesador de tipo RISC, de ancho de palabra de datos parametrizable, diseñado para ser implementado sobre tecnología FPGA (Field Programmable Gate Array). El mismo está orientado especialmente a aplicaciones en sistemas embebidos, por lo que se pretende optimizar el uso de memoria de programa, manteniendo además un buen desempeño temporal de ejecución. Se hace hincapié en la reducción de dependencias entre instrucciones y otros aspectos que facilitan las optimizaciones de compilación y la generación de código eficiente temporal y espacialmente. Otro objetivo importante del diseño es reducir su complejidad, sobre todo teniendo en cuenta el tipo de tecnología de implementación a utilizar. Eje: Arquitectura Red de Universidades con Carreras en Informática (RedUNCI)

How to cite

Elegí el formato que necesitás y copiá la referencia al portapapeles.

APA 7

Gillig, J. U. D. S. E. A. (2003). 6617: arquitectura RISC de ancho de palabra de datos parametrizable para implementaciones sobre tecnología FPGA. SEDICI UNLP. http://sedici.unlp.edu.ar/handle/10915/21390

MLA

Gillig, Julián U. da Silva et al. 6617: arquitectura RISC de ancho de palabra de datos parametrizable para implementaciones sobre tecnología FPGA. SEDICI UNLP, 2003. http://sedici.unlp.edu.ar/handle/10915/21390.

Chicago

Gillig, Julián U. da Silva et al. 2003. 6617: arquitectura RISC de ancho de palabra de datos parametrizable para implementaciones sobre tecnología FPGA. SEDICI UNLP. http://sedici.unlp.edu.ar/handle/10915/21390.

Harvard

Gillig, J. U. D. S. E. A. 2003, 6617: arquitectura RISC de ancho de palabra de datos parametrizable para implementaciones sobre tecnología FPGA, SEDICI UNLP, available at: http://sedici.unlp.edu.ar/handle/10915/21390 [Accessed 8 Aug. 2026].

Share and print

Save the record, copy its permanent link, or print it as a PDF.

Export reference

You can export the record in common formats for use in a reference manager.

RIS BibTeX

Resource details

Bibliographic information to help confirm that this is the correct material.

Title
6617: arquitectura RISC de ancho de palabra de datos parametrizable para implementaciones sobre tecnología FPGA
Author / contributors
Gillig, Julián U. da Silva et al
Publisher
SEDICI UNLP
Publication year
2003
Language
Spanish

Subjects

Explore related resources through these subjects.

Ciencias Informáticas; Microprocessors; microprocesador de tipo RISC; arquitectura; tecnología FPGA (Field Programmable Gate Array); tecnología; Gate arrays; informática
Copied