News Help Institutional access
Back to results
Bibliographic record · Consultation and access
Document

Implementación de sumadores rápidos Carry-Select en FPGA

Vázquez, Martín Osvaldo et al · SEDICI UNLP · 2005

Open-access full text
Quick overview. Review the resource’s basic details, then access the content using the main button. This page shows only the information needed to identify, cite, and open the work.
Author / responsible party
Vázquez, Martín Osvaldo et al
Publisher
SEDICI UNLP
Year
2005
Language
Spanish

Resource access

Open the content from the main option or choose another available source.

SEDICI UNLP SEDICI UNLP OAI-PMH
Entrar por SEDICI UNLP
Main access

Open-access full text

Texto completo identificado como acceso abierto.
Open text

Summary

Descripción general del contenido del recurso.

En este artículo se presenta una implementación eficiente de sumadores carry-select en FPGA. Se ajustó el diseño del los sumadores a las restricciones impuestas por las FPGAs pertenecientes a la familia Virtex II de Xilinx. Se analizaron varios sumadores con operandos de hasta 512 bits y con bloques condicionales de diferentes tamaños. Se verificó que dependiendo del tamaño de estos bloques, los sumadores carry-select implementados en este trabajo poseen mejores tiempos de computo respecto de los sumadores ripple-carry. Además se obtuvo una expresión matemática que puede utilizarse para determinar aproximadamente, en términos de velocidad, el tamaño óptimo de los bloques que conforman al sumador carry-select. VI Workshop de Procesamiento Distribuido y Paralelo (WPDP) Red de Universidades con Carreras en Informática (RedUNCI)

How to cite

Elegí el formato que necesitás y copiá la referencia al portapapeles.

APA 7

Vázquez, M. O. E. A. (2005). Implementación de sumadores rápidos Carry-Select en FPGA. SEDICI UNLP. http://sedici.unlp.edu.ar/handle/10915/23173

MLA

Vázquez, Martín Osvaldo et al. Implementación de sumadores rápidos Carry-Select en FPGA. SEDICI UNLP, 2005. http://sedici.unlp.edu.ar/handle/10915/23173.

Chicago

Vázquez, Martín Osvaldo et al. 2005. Implementación de sumadores rápidos Carry-Select en FPGA. SEDICI UNLP. http://sedici.unlp.edu.ar/handle/10915/23173.

Harvard

Vázquez, M. O. E. A. 2005, Implementación de sumadores rápidos Carry-Select en FPGA, SEDICI UNLP, available at: http://sedici.unlp.edu.ar/handle/10915/23173 [Accessed 8 Aug. 2026].

Share and print

Save the record, copy its permanent link, or print it as a PDF.

Export reference

You can export the record in common formats for use in a reference manager.

RIS BibTeX

Resource details

Bibliographic information to help confirm that this is the correct material.

Title
Implementación de sumadores rápidos Carry-Select en FPGA
Author / contributors
Vázquez, Martín Osvaldo et al
Publisher
SEDICI UNLP
Publication year
2005
Language
Spanish

Subjects

Explore related resources through these subjects.

Ciencias Informáticas; sumador carry-select; RLOC; FPGA
Copied